課程大綱：
CadenceAllegroSigrity設(shè)計(jì)與SI/PI/EMI培訓(xùn)
【課程詳情】
【課程簡(jiǎn)介】
高科技企業(yè)開(kāi)發(fā)復(fù)雜的芯片，
封裝和單板努力克服由于飛速增長(zhǎng)的IC速度和數(shù)據(jù)傳輸速率聯(lián)合引起的供電電壓的降低，
更高密度，越來(lái)越小型化的結(jié)構(gòu)引起的電源完整性和信號(hào)完整性問(wèn)題。
同時(shí)，更高的I/O數(shù)目，多堆疊的芯片和封裝以及更高的電氣性能約束都使得IC封裝物理設(shè)計(jì)更加復(fù)雜。
Cadence具有突破型進(jìn)展的解決方案，
基于Sigrity專(zhuān)利技術(shù)，
解決這些設(shè)計(jì)挑戰(zhàn)。
該解決方案致力于完整的電源供電系統(tǒng)分析跨越了芯片，
封裝和單板；系統(tǒng)級(jí)的信號(hào)完整性（SI）分析，
包含高速信號(hào)傳輸同步反轉(zhuǎn)噪聲和單個(gè)和多個(gè)芯片封裝，
先進(jìn)的 3D封裝以及系統(tǒng)級(jí)封裝（SiPs）的物理設(shè)計(jì)。
【培訓(xùn)目的】
掌握和運(yùn)用Cadence Allegro Sigrity進(jìn)行信號(hào)完整性（SI/PI/EMI）設(shè)計(jì)與
【學(xué)習(xí)】
掌握信號(hào)完整性基本理論及設(shè)計(jì)方法
掌握（SI/PI/EMI）設(shè)計(jì)與
加入高級(jí)會(huì)員獲得助教答疑
