 班級人數(shù)--熱線:4008699035 手機(jī):15921673576( 微信同號) |
| 增加互動環(huán)節(jié)，
保障培訓(xùn)效果，堅(jiān)持小班授課，每個班級的人數(shù)限3到5人，超過限定人數(shù),安排到下一期進(jìn)行學(xué)習(xí)。 |
| 授課地點(diǎn)及時間 |
上課地點(diǎn)：【上海】：同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈
開班時間(連續(xù)班/晚班/周末班）：2020年3月16日 |
| 課時 |
◆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆若學(xué)員成績達(dá)到合格及以上水平，將獲得免費(fèi)推薦工作的機(jī)會
★查看實(shí)驗(yàn)設(shè)備詳情，請點(diǎn)擊此處★ |
| 質(zhì)量以及保障 |
☆
1、如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
☆ 2、在課程結(jié)束之后,授課老師會留給學(xué)員手機(jī)和E-mail,免費(fèi)提供半年的課程技術(shù)支持，以便保證培訓(xùn)后的繼續(xù)消化；
☆3、合格的學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會。
☆4、合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書，提升您的職業(yè)資質(zhì)。 |
☆課程大綱☆ |
| |
1：FPGA和FPGA數(shù)字系統(tǒng) 學(xué)習(xí)目標(biāo): 很多FPGA設(shè)計(jì)者長期處于高不成、低不就的狀態(tài)，很難在設(shè)計(jì)能力上進(jìn)一步提高。
主題１帶領(lǐng)學(xué)員從更高和更低的層次上去理解FPGA數(shù)字系統(tǒng)的設(shè)計(jì)問題。在更高的層次上，理解模擬系統(tǒng)與數(shù)字系統(tǒng)的關(guān)系，理解軟件與硬件的關(guān)系。在更低的層次上，掌握FPGA器件結(jié)構(gòu)和技術(shù)特點(diǎn)，掌握FPGA軟硬件協(xié)同系統(tǒng)設(shè)計(jì)工具鏈，學(xué)習(xí)加法、乘法和濾波器的FPGA實(shí)現(xiàn)結(jié)構(gòu)。
主題1實(shí)質(zhì)上是對FPGA結(jié)構(gòu)資源、設(shè)計(jì)流程和設(shè)計(jì)工具的歸納、總結(jié)與升華，使學(xué)習(xí)者透過表面現(xiàn)象看到FPGA技術(shù)的實(shí)質(zhì)，從而為掌握FPGA高級設(shè)計(jì)技術(shù)，實(shí)現(xiàn)復(fù)雜系統(tǒng)打下基礎(chǔ)。
主題2：FPGA時序設(shè)計(jì)與時序分析 學(xué)習(xí)目標(biāo): FPGA數(shù)字系統(tǒng)設(shè)計(jì)實(shí)質(zhì)上是一個同步時序系統(tǒng)的設(shè)計(jì)，深入理解掌握時序的概念，并能使用時序約束工具和分析工具對設(shè)計(jì)進(jìn)行正確約束和分析，是實(shí)現(xiàn)高性能系統(tǒng)的重要保證。
主題２重點(diǎn)學(xué)習(xí)時序概念以及設(shè)計(jì)和分析原理，以及如何使用時序約束工具和分析工具對FPGA數(shù)字系統(tǒng)的運(yùn)算性能和I/O性能進(jìn)行管理，從而滿足設(shè)計(jì)要求。
7.3 主題3：面向時序性能的FPGA代碼設(shè)計(jì)與綜合技術(shù)
7.3.1 學(xué)習(xí)目標(biāo) 高性能設(shè)計(jì)的三要素：
(1)盡量利用專用資源；(2)高效的代碼技術(shù)；
(3)合理使用綜合工具。所有高端FPGA綜合工具（如Synplify和Xilinx XST）通常不允許推譯最好、最新的FPGA資源（如DSP48E、BRAM等）。綜合工具廠商很難跟上FPGA資源的快速發(fā)展，不能指望綜合工具能夠推譯構(gòu)建出所有的功能。因此，良好的代碼描述以及正確使用綜合工具是設(shè)計(jì)高性能系統(tǒng)的重要保證。
在主題4中，將學(xué)習(xí)Spartan-3、
Virtex-4、
Virtex-5 和Virtex-6系列FPGA的代碼優(yōu)化設(shè)計(jì)和綜合技術(shù)，
以達(dá)到提高設(shè)計(jì)性能，節(jié)省器件資源的目的。
7.4 主題4：FPGA新資源
7.4.1 學(xué)習(xí)目標(biāo) 高性能設(shè)計(jì)的三要素：
(1)盡量利用專用資源；
(2)高效的代碼技術(shù)；
(3)合理使用綜合工具。Xilinx Virtex4/5/6 FPGA芯片是目前最先進(jìn)的可編程邏輯器件。
主題3介紹Virtex4/5/6提供的新資源和新設(shè)計(jì)方法，特別是時鐘系統(tǒng)和I/O系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)技巧。
7.5 主題5：FPGA高速I/O接口設(shè)計(jì)
7.5.1學(xué)習(xí)目標(biāo) FPGA片內(nèi)工作頻率可以達(dá)到500MHz，并且具有強(qiáng)大的并行處理能力，而芯片間接口速度已經(jīng)成為高性能系統(tǒng)的瓶頸。高速系統(tǒng)主要有三種時鐘結(jié)構(gòu)，即全局時鐘系統(tǒng)、源同步時鐘系統(tǒng)和自同步時鐘系統(tǒng)。
本節(jié)重點(diǎn)學(xué)習(xí)源同步時鐘技術(shù)的原理和應(yīng)用，并有大量實(shí)例分析。學(xué)員將從理論和實(shí)踐兩個方面深入理解源同步技術(shù)在高速接口技術(shù)中的應(yīng)用，學(xué)習(xí)使用靜態(tài)時序分析工具分析高速接口的時序問題，學(xué)習(xí)使用源同步技術(shù)和源同步資源解決高速接口的時序問題。
|
首頁 課程表 在線聊 報名 講師 品牌 QQ聊 活動 就業(yè)